메뉴 보기
미국 제재에 시달리던 중국 화웨이가 첨단 노광장비 없이도 반도체 성능을 도약시킬 수 있는 새로운 우회 기술 경로를 전격 공개했다. 공정 미세화라는 전통적인 하드웨어 경쟁 대신 설계와 회로, 시스템 최적화를 통해 2031년까지 1.4나노(나노미터·10억분의 1m) 공정에 준하는 최첨단 칩을 만들어내겠다는 청사진이다.
26일 제일재경 등 중화권 매체와 화웨이에 따르면 반도체 사업부를 이끄는 허팅보 사장은 전날 중국 상하이에서 열린 기조연설에서 반도체 산업 발전의 새 원칙인 ‘타우(τ)의 법칙’에 기반을 둔 신기술을 발표했다. 타우는 물리학에서 시간상수를 의미하며 시스템 내에서 신호를 전달하는 데 필요한 기본적 시간을 가리킨다. 화웨이는 이 법칙을 기반으로 2031년까지 1.4나노 공정으로 제조된 칩과 맞먹는 트랜지스터 밀도의 고급 칩을 설계할 수 있을 것으로 내다봤다.
이는 반도체 칩 내부의 회로 선폭을 줄여 트랜지스터를 촘촘하게 구겨 넣던 기존 ‘무어의 법칙’과의 결별을 선언한 것이다. 화웨이는 부품의 크기를 줄이는 대신 칩 내부에서 신호와 데이터가 이동하는 시간 자체를 줄이는 ‘시간 축소’를 새로운 패러다임으로 내세웠다.
1.4나노 공정은 미국 인텔, 대만 TSMC, 삼성전자가 사활을 걸고 있는 초미세 공정의 최종 전선이다. 선두 주자인 TSMC가 2028년 하반기, 삼성전자가 2029년 1.4나노 공정 양산을 목표로 달리는 가운데 현재 화웨이의 파운드리 파트너인 중국 중신궈지(SMIC)와 TSMC 간의 기술 격차는 약 5년 수준으로 평가받는다.
만약 화웨이의 주장이 현실화한다면 네덜란드 ASML의 극자외선(EUV) 노광장비가 5나노 이하 첨단 칩 생산의 절대적 필수재라는 글로벌 반도체 시장의 오랜 공식이 깨지게 된다.
다만 이번 발표의 실제 상업적 성공 여부를 두고 글로벌 업계와 전문가들 사이에서는 여전히 냉랭한 시선과 의문이 교차한다. 화웨이는 이날 구체적인 성능 지표나 제3자의 독립적인 검증 자료를 제시하지 못했다. 미국 월스트리트저널(WSJ)은 대규모 데이터센터 환경에서 성능과 안정성을 입증하려면 상당한 추가 검증이 필요하다고 지적했다.
