메뉴보기메뉴 보기 검색

국내 연구진 ‘초박형 반도체 적층 기술’ 개발

입력 :
폰트 크게 폰트 작게
포항공대 김석 교수 등 연구팀
HBM보다 4배 높은 밀도 구현

국내 연구진이 인공지능(AI) 시대를 맞아 각광을 받고 있는 고대역폭메모리(HBM)보다 4배가량 높은 밀도로 반도체를 쌓을 수 있는 기술을 개발했다. 챗GPT 등 생성형 AI나 자율주행 자동차 등 획기적인 반도체 성능 향상이 기대된다.

포항공대(POSTECH) 기계공학과 김석(사진) 교수와 석·박사 통합과정 김우현씨, 한국생산기술연구원 금호현 박사 연구팀은 머리카락 굵기의 ‘5분의 1’에 불과한 초박형 반도체 칩을 10층 이상 안정적으로 쌓는 기술을 개발했다고 30일 밝혔다. 반도체 칩을 옮기는 동시에 금속 접합까지 가능한 새로운 공정을 개발한 것이다.

 

포스텍 등에 따르면 현재 AI 반도체 성능을 좌우하는 HBM은 메모리 칩을 여러 개 쌓아 만드는 구조여서 얼마나 많은 칩을 안정적으로 쌓을 수 있는지가 중요한 과제였다. 문제는 칩이 얇아질수록 다루기가 까다로워 머리카락 두께보다 얇은 수십㎛(마이크로미터) 이하의 칩은 휘거나 깨지기 쉬운 것으로 전해졌다.

 

연구팀은 칩을 원하는 위치에 정밀하게 옮겨붙이는 ‘전사 프린팅’과 칩을 이송하는 순간 금속 접합까지 마치는 ‘실시간 본딩’ 기술을 개발했다. 연구팀은 이 같은 기술을 활용해 저온·저압 조건에서 14㎛ 두께의 초박형 칩을 10층 넘게 안정적으로 쌓는 데 성공했다. 칩을 10층 높이 정도로 쌓았음에도 층간 정렬 오차나 휨 현상이 최소화했다는 게 연구팀 설명이다.

 

한편 이번 연구는 다학제 공학 분야 국제 학술지 ‘리절츠 인 엔지니어링(Results in Engineering)’ 최신 온라인판에 게재됐다.